공부

공부

  • 분류 전체보기 (285)
    • [Harman] 세미콘(semiconductor).. (32)
      • HIGH SPEED PCB ARTWORK (5)
      • 전자회로 해석 및 설계 (4)
      • 임베디드 시스템을 위한 SW 구조설계 (6)
      • 하드웨어환경 감시를 위한 신호처리 시스템 설계 프.. (0)
      • 하만 커넥티드 자율 이동체 개발 프로젝트 (0)
      • Verilog를 이용한 RTL 시스템 반도체 설계 (10)
      • Full Custom IC One Chip 설계 (7)
    • 프로젝트 (6)
      • RC카 (6)
      • 드론 (0)
    • Embedded (20)
      • 마이크로프로세서 (7)
      • 컴퓨팅사고와 문제해결 (8)
      • ARM Cortex (3)
    • FPGA (150)
      • HDLBits (130)
      • Verilog (12)
      • 논리회로 (8)
    • Programming Language (61)
      • Python (1)
      • C (2)
      • C++ (5)
      • 문제 (53)
    • System Software (13)
      • 생활코딩_리눅스 (10)
      • 초보 시스템 소프트웨어 개발자 벗어나기 - 시스템.. (3)
      • 시스템 소프트웨어 개발을 위한 Arm 아키텍처의 .. (0)
    • 개인공부 (1)
      • RTL (1)
    • IAMROOT21 (0)
  • 홈
  • 태그
  • 방명록

댓글

최근글

로그인
로그아웃 글쓰기 관리

공부

컨텐츠 검색

개인공부/RTL(1)

  • [AMBA AXI] Valid-Ready Handshake

    Valid, Ready Handshake - Valid, Ready Handshake는 모듈 간의 명확한 데이터 전송을 위한 인터페이스 - 송신자와 수신자가 모두 준비되었을 때만 데이터가 전송되는 동기화된 통신방법 - 데이터를 전송하기 전에 상호간의 정해진 format에 맞춰 데이터를 전송해야 한다. - 이 과정을 하지 않게 되면 데이터 전송 간의 유실 발생 Valid Ready Handshake Basic Module - Master Module에서 Valid 신호 출력, Slave Module에서 Ready 신호 출력 - 양방향 통신이 불가능하기 때문에 A->B가 아닌 B->A로 데이터를 전송하려면 Valid, Ready, Data 채널을 하나 더 만들어야 한다. ( A->B 데이터 전송을 위한 Va..

    2024.01.02
이전
1
다음
티스토리
© 2018 TISTORY. All rights reserved.

티스토리툴바